¿Verilog para diseño y simulación de PCB?

El título está un poco cargado y me doy cuenta de los problemas que trae, pero estoy buscando un subconjunto específico de Verilog para el diseño de PCB y me preguntaba si alguien conoce herramientas o flujos de trabajo.

Estoy diseñando una computadora retro basada en un Z80 y me gustaría realizar algunas validaciones y pruebas automatizadas , además de automatizar parte del diseño, específicamente gran parte de la lógica del pegamento.

En este momento, tengo un esquema básico de la CPU y la memoria, así como los comienzos de un subsistema de E/S en serie. Me gustaría verificar la lógica y la primera respuesta obvia es asegurarme de que haya entradas de especias en el esquema (estoy usando KiCad por cierto) y simular con eso. También realizo algunos diseños de FPGA y me di cuenta de que las pruebas y el diseño serían mucho más fáciles en Verilog.
https://showbox.tools/ https://speedtest.vet/
Entonces, ¿hay alguna herramienta que convierta el Verilog en una lista de conexiones adecuada para el diseño de PCB (o al menos un punto de partida)? En lugar de LUT o primitivas de puerta, usaría una lista de circuitos integrados (como la matriz completa de chips 74LS) como primitivas. El procesador y los circuitos integrados periféricos serían accesorios de prueba con un comportamiento definido como un banco de pruebas con entradas/salidas esperadas.

Estoy más familiarizado con Verilog pero no estoy fijo en eso, podría ser VHDL, MyHDL, etc.