| Autor | Mensaje |
|---|
| Asunto: Ayuda a Resolver ejercicio DIGITAL  Publicado: 27 Ene, 2020 - 07:31 |
|
Nuevo en el Foro
Registrado: 27 Ene, 2020
Mensajes: 1
|
| Me piden diseñar un circuito secuencial de dos entradas A y F, y una salida Y. La entrada A proporciona una secuencia
de bits, y la entrada F marca el último bit de cada secuencia (o sea, cuando F = 1, entonces el valor de A es
el último bit de la secuencia, y el siguiente valor de A es el primer bit de la siguiente secuencia). La salida
Y detecta paridad impar de 1s en la secuencia de entrada. O sea, cuando F = 1, entonces Y = 1 sí y sólo sí
la secuencia de 1s recibida en A (incluyendo el valor actual) es impar. Cuando F = 0, Y = 0. Diseñe el
circuito como una máquina de Mealy. Por favor ayuda para comprender mejor la materia. | |
| |
| |
|
|
 |
| | Asunto: RE: Ayuda a Resolver ejercicio DIGITAL Publicado: 18 Feb, 2020 - 01:14 |
|
Experto
Registrado: 27 Sep, 2017
Mensajes: 126
|
| |
|
|
|
FAQ
Buscar
Registrarse
Entre para ver sus mensajes privados
Login
